技術優勢

Cadence Allegro Package Designer Plus提供了IC package設計和IC- IC package - PCB協同設計，提供了所有的封裝設計都通過物理規則驅動的解決方案，把晶片、封裝和PCB的設計分析帶到新的層次。

• 用於單晶片和多晶片封裝設計，flip-chip和晶圓級晶片封裝，矽穿孔中介層，晶片堆疊以及其他高級封裝技術的完整的從前端到後端的物理設計全流程
• 基於晶片/封裝級優化的有效及晶片級IP保護的分散式協同設計
• 設計規則驅動(Constraint-driven)的基板互連設計、提取(Extraction)，建模和信號完整性分析

 

Allegro Package Designer Plus操作介面

系統設計整合

 Allegro Package Designer Plus與Cadence OrbitIO™系統規劃整合，可提供完整的封裝設計功能。還提供與Cadence Sigrity™，Clarity™和Celsius™分析技術的連結介面，提供完整的佈局和分析流程，幾乎支援所有先進的IC封裝技術，例如複雜的wire bond，銅柱凸塊(Copper Pillar Bump/CPB)，FOWLP，2.5D，3D ，BGA和PoP。

主要功能

• 具有即時校正的資料庫，物理設計規則(physical design rules)和電氣約束(electrical constraints)的即時DRC，提供完整的單晶片和多晶片封裝的優化佈局解決方案
• 設計規則驅動(Constraint-driven)的“push-and-shove”互動式佈線，包含自動交互和全自動佈線
• 提供複雜的設計規則和電氣約束驅動佈局
• 有彈性的模型連接，網表(netlist)支援，電路圖(schematic)和“即時”連接
• 包括核心DesignTrue DFM規則檢查
• 視覺化並執行3D引線和設計規則檢查

產品架構